PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-290555

(43)Date of publication of application: 20.12.1986

(51)Int.CI.

GO6F 12/12

(21)Application number: 60-133432

(71)Applicant: TOSHIBA CORP

TOSHIBA COMPUT ENG CORP

(22)Date of filing:

19.06.1985

(72)Inventor: KANAMARU KOICHI


INOUE JUNICHI

(54) CACHE SYSTEM

(57)Abstract:

PURPOSE: To obtain a cache system which can control a degree of residence in a cache memory of the data block concerned, by constituting it so that an LRU set value which is applied to initialization or reregistration of an LRU value becomes variable.

CONSTITUTION: In case of initializing or reregistering an LRU value, a microprocessor 27 refers to read/write commands from a host system 11 of a buffer memory 30, and decides whether CC2 of its cache control bits CC2WCC0 is '0' or not. In case when the CC2 is '0', a prescribed value is generated by shifting an LRU set value, supplied to a memory 35 through a bus 26, a driver receiver D/R 32, and a bus 31, and registered in an LRU counter field of an entry. In case of a directory searching, in the next time, this LR value is used, and accordingly, if CC1 and CC0 are set to '1' in advance, a degree of residence in a cache memory 33 can be made small, and if they are set to '0' in advance, the degree of residence can be made large. Accordingly, by combining



CC1 and CC0, the degree of residence in the cache memory 33 of a data block can be controlled.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

BEST AVAILABLE COPY

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

gg 日本国特許庁(JP)

@ 特許出願公開

@ 公開特許公報(A)

昭61-290555

@Int_Cl.4

識別記号

庁内整理番号

四公開 昭和61年(1986)12月20日

G 06 F 12/12

A-8219-5B

審査請求 有 発明の数 1 (全6頁)

の発明の名称

キヤツシユシステム

②特 頭 昭60-133432

愛出 類 昭60(1985)6月19日

砂発 明 者 金 丸

一 青梅市末広町2丁目9番地 株式会社東芝青梅工場内

青梅市末広町2丁目9番地 東芝コンピュータエンジニア

リング株式会社内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

の出 顋 人 東芝コンピュータエン

青梅市末広町2丁目9番地

ジニアリング株式会社

弁理士 鈴江 武彦

外2名

明 稲 書

1. 発明の名称

00代 理 人

キャッシュシステム

2. 特許請求の範囲

3. 発明の詳細な説明

[発明の技術分野]

この発明は、キャッシュプロックの関係アルゴリズムにLRU方式を選用するキャッシュシステムに関する。

[発明の技術的背景]

[背景技術の問題点]

上記したように従来のキャッシュシステムでは、 LRUの設定値はキャッシュメモリに登録される

特開昭61-290555 (2)

[発明の目的]

この発明は上記事情に駆みてなされたものでその目的は、LRU版の初期化成は再登録に適用されるLRU設定値が可変でき、もって該当するデータプロックのキャッシュメモリ内常駐皮が刺旋できるキャッシュシステムを提供することにある。
【発明の展展】

この発明によれば、キャッシュプロックの置換アルゴリズムにLRU方式を選用するキャッシュ

ロール回路(以下HDCと称する)21を有している。HDC21はデータライン22およびコントロールライン23から成る第1のパス24、ドライパノレシーパ(以下D/Rと称する)25を介してホストシステム11と接続されている。パス26には磁気ディスク制御装置20全体を制御するマイクロプロセッサ27の制御用プログラムメモリ28、マイクロプロセッサ27の作業用領域を成すワークメモリ29、および磁気ディスク設置10とホストシステム11との間の転送速度の差を吸収するためのパッファメモリ30が接続されている。

31は第3のバスである。バス31は D / R (ドライバ/レシーバ)32を介して第2のバス26に接続されている。バス31にはキャッシュメモリ33の制御を含むデータ転送制御を主として行なうキャッシュコントロール回路34およびディレクトリメモリ35の後まントリは、第2図に示すように、キャッシュ

[発明の実施例]

第1図はこの発明の一実施例に係るキャッシュシステム、例えばディスクキャッシュシステムのプロック構成を示すもので、20は祖気ディスク制御装置20は、磁気ディスク調節装置20は、磁気ディスク装置10を制御するハードディスクコント

メモリ 3.3に登録されているデータプロック(ディ スクプロック)の番号を示すディスクプロック語 号フィールドと、LRU値(8ピット)を示す LRUカウンタフィールドとを含んでいる。ディ レクトリメモリ35のエントリ故はキャッシュメモ リ33のキャッシュプロック数に一致しており、 1 カラムにつき例えば16(16レベル)である。 この実施例では、祖気ディスク装置10とキャッシ ュメモリ33とは、64セクタ(1トラック分)を 1プロックとして対応付けられる。また磁気ディ スク装置10の領域(ディスク領域)は64セクタ (1 プロック) 毎にカラム 0 とカラム 1 の 2 カラ ムに分割される。したがってカラム気は、ディス ク論理アドレスの最下位より7番目のピットで示 される。またディスクプロック番号は、ディスク 論理アドレスの下位7ピットを除く残りピットで 示される。

第3のバス31には、ディレクトリサーチ時にディレクトリメモリ 35から読出されたLRU嬢が設定されるLRUカウンタ(以下、CLRUと称す

特開昭61-290555(3)。

る)36の入力およびドライバ37の出力も接換されている。CLRU36の出力およびドライバ37の入力は、キャッシュコントロール回路34に接換されている。またパス31には、レジスタファイル38の入力も接続されている。レジスタファイル38の出力が一トは大力がある。レジスタファイル38の出力が一トは、ドライバ37によりパス31上に出力されるCLRU36の内容はしているのと、レジスタファイル38への入力を創する。

ディレクトリメモリ 35のアドレスポートAには 両メモリ 35のアドレスを指定するディレクトリメ モリアドレスカウンタ(以下、CDMAと称する) 40の出力が接続され、CDMA 40の入力は第2の パス 26に接続されている。CDMA 40の出力はレ シスタファイル 41の入力ポートにも接続され、レ シスタファイル 41の出力ポートは第2のパス 28に

関要求に従ってシークコマンドを発行しHDC21 にセットする。これによりHDC21は招定された トラックをシークするように避気ディスク装置10 を制御する。またマイクロプロセッサ27は、上兄 リードノライトコマンドに従い、アクセス対象と なる磁気ディスク装置10の領域(ディスク領域) に対応したディスクプロック番号および遊が〇の LRU値を、パス26、D/R32およびパス31艇由 でレジスタファイル38にセットする。またマイク ロプロセッサ27はディスク論理アドレスの最下位 ピットより 7 番目のピット (第 3 図に示す論理ア ドレス0のピット6)即ちカラム値の示すディレ クトリメモリ35の領域(18日のエントリの領域) の先期アドレスをCDMA40にセットする。しか して以下に示すディレクトリサーチサイクルが 16回線返される。

このディレクトリサーチサイクルでは、まず C D M A 40の示す(ディレクトリメモリ)アドレスがレジスタファイル 41の第 1 の 所定位置にセットされる。そして C D M A 40が 類次 カウントアッ 接続されている。またレジスタファイル41には、 キャッシュコントロール回路34による例例が可能 な如く周コントロール回路34が接続されている。

次にこの発明の一実施例の動作を説明する。

コマンドレジスタ内のリード/ライトコマンド はマイクロプロセッサ27により読出されワークメ モリ29の所定領域に格納される。マイクロプロセ ッサ27は、(ホストシステム40からの)リード/ ライトコマンドをワークメモリ29に格納すると、

プされる。これによりCDMA40の示すディレク トリメモリ 35のエントリのディレクトリ情報がパ イト単位でパス31に狭出され、比較器39のB入力 に供給される。また、これに周囲して、レジスタ ファイル 38の 格納 情報:が比較器 39の A.入力 にパイ ト単位で供給される。比較器39はA,B入力内容 を比較する。比較器39の結果、即ちレジスタファ イル38からの(ターゲットとしての)データブロ ック番号とディレクトリメモリ35からの(登録) データプロック番号とのパイト単位での北牧店果 と、レジスタファイル38からのLRU餌とディレ クトリメモリ 35からのLRU 彼との比較結果とが、 厢にキャッシュコントロール回路34に通知される。 またディレクトリメモリ 35からパス 31軽由で比较 器38の8入力に供給されるディレクトリ情報のう ちのLRUiは、CLRU36にロードされ+1さ

キャッシュコントロール図路34は、まず比較器 39のデータプロック番号比較結果により、キャッ シュヒットしたか否かを判定する。もしキャッシ

特開昭61-290555 (4)

ュヒットしていれば、キャッシュコントロール回 路34はレジスタファイル41の第1の所定位置にセ ットされている(ディレクトリメモリ)アドレス (現ディレクトリサーチサイクルの該当エントリ の先頭位置を示すアドレス)にキャッシュヒット を示すヒットフラグを付加して両ファイル 41の第 2の所定位置にセットする。次にキャッシュコン トロール回路34は、比較器39のLRU毎比較結果 により、その時点における置換対象キャッシュア ロック(に対応するディレクトリメモリ35のエン トリ)を決定する。もしディレクトリメモリ35か らのLRU歯がレジスタファイル38からのLRU 彼以上であれば、キャッシュコントロール回路34 は該当エントリに対応するキャッシュプロックが 屋換対象キャッシュプロックであるものとひとま ず判断する。この場合、キャッシュコントロール 回路34はレジスタファイル41の第1の所定位置に セットされている(ディレクトリメモリ) アドレ スを向ファイルも1の第3の所定位置にセットする。 またキャッシュコントロール回路34はCLRU36

ドレスがセットされている。

マイクロプロセッサ27では、ディレクトリサーチが終了すると、レジスタファイル41の第2の所定位置の内容をパス26経由で狭込み、キャッシュピットのいずれであったかを認及しまった。もしキャッシュピットしていたならば、、成はことであってもリード動作が想定されている。というというというというというでは、上記は込んだレジスタファイル41の第2の所定位置の内容(ディレクトリンドレス)によって指定されているディレクトリメモリ35のエントリ内のしRU値を次に述べるように初期化(或は再登録)する。

即ちマイクロプロセッサ 27は、LRU 娘を初期化(成は再登録)する場合、まずパッファメモリ30に保存しておいたホストシステム 11からのリード/ライトコマンドを参照し、そのキャッシュコントロールピット C C 2 ~ C C 0 の C C 2 が * 0 * であるか否かを判断する。本実施例では C C 2 ~ 0 の場合、 C C 1 、 C C 0 が L R U 股 定用データとして定義されている。マイクロプロセッサ

27は、cc2 = "O"の集合、cc1, cc0を **8ピット左シフトして第4図に示すようにLRU** 股定值cc1 (MSB).cc0,0.0.0. 0,0,0(LSB)を作成し、同しRU設定値 をパス28、D/R32およびパス31経由でディレク トリメモリ 35へ供給し、 ಥメモリ 35の 放記したエ ントリのLRUカウンタフィールドに登録する。 次回のディレクトリサーチ(におけるLRU値比 校並びにCLRU38へのセット)には、この新た に登録されたLRU設定値が用いられる。したが って、cc1 .cc0 を ** 1 * に設定しておけば **豚当データプロックのキャッシュメモリ 33内常駐** 度を大きくでき、 "O"に設定しておけば厨常駐 度を小さくできる。即ちcci,ccl の組合わ せによりデータプロックのキャッシュメモリ33内 常駐度が制御できる。

1.

なお、キャッシュとット或はミスヒット時におけるリード/ライトコマンドに対応したキャッシュメモリ33更には磁気ディスク装置10に対するアクセス動作については、本発明の要目に直接関係

特開昭61-290555 (5)

しないため説明を省略する。


以上は別気ディスクの写しをキャッシュメモリにもつディスクキャッシュシステムについて説明したが、本発明は主記憶の写しをキャッシュメモリにもつキャッシュシステムにも適用できる。、 【発明の効果】

以上詳述したようにこの発明によれば、キャッシュヒット時或はミスヒット時にディレクトリメモリの該当エントリ内のLRU競を任意のLRU設定を認めて、該当するアータプロックのキャッシュメモリ内常駐皮を制御でき、キャッシュヒット事の向上が図れる。

4.図面の簡単な説明

第1図はこの発明の一実施別に係るディスクキャッシュシステムのプロック構成図、第2図は第1図に示すディレクトリメモリ 35のエントリ 構成を示す図、第3図は第1図のシステムで適用されるリード/ライトコマンドのフォーマットを示す図、第4図はLRU設定値のフォーマットを示す図である。

10… 肚気ディスク装置、 11… ホストシステム、20… 肚気ディスク制塑装置、 27… マイクロプロセッサ、 33… キャッシュメモリ、 34… キャッシュコントロール回路、 35… ディレクトリメモリ、 36… LR Uカウンタ(CLRU)、 39… 比較器。



第1図

特開昭61-290555 (6)

手続補正醬

61.5.31 昭和 年 月 日

特許庁長官 宇賀道 郎 殿

1.事件の表示

特顧昭60-133432月

2. 発明の名称

キャッシュシステム

3. 補正をする者

事件との関係 特許出類人 (307) 株式会社 東芝

(ほか1名)

4. 代理人


東京都港区虎ノ門1丁目28番5号 第17森ビル 〒 105 電話 03(502)3181(大代表)

(5847) 弁理士 鈴 江 武


5. 自発潜正

6. 補正の対象

阴粗害



第 2 図



第 3 図

7 6 5 4 3 2 1 0 CC1 CC0 0 0 0 0 0 0 0

第 4 図

7、補正の内容

(1) 明報書の第12頁第9行目に「LRU値が 1 される。」とあるを「LRU値が+1される。」 と訂正する。

図 明報書の第13页第6行目乃至両頁第12 行目に「もしいする。」とあるを10 キャッシュとからは、上記映込んだレジンスタファイル41の第2の所定位置の内容の内でインクトリアドレス)によって指定されているを、成はいれているでは、サーであってもリードの作が指定されているで、レンスタファイル41の第3の所定と関係がよいによっているでは、カーリウスをであっているで、初期化(或は再登録)する。

② 明報書の第14頁第13行目に「大きべでき、」とのるを「小さくでき、」と訂正する。

44 射線費の第14頁第14行目に「小さくできる。」とあるを「大きくできる。」と訂正する。